计算机组成原理

王鸿鹏
计算机科学与技术学院
wanghp@hit.edu.cn

第七章 系统总线

- **总线的基本概念**
- 总线特性及性能指标
- 总线结构
- 总线控制


为什么要用总线


- 什么是总线？
  - 总线是连接各个部件的信息传输线
  - 是各个部件共享的传输介质
- 为什么要用总线（bus）？
- 总线上信息的传送



串行

并行





总线的分类

- 片内总线：**芯片内部**的总线
- 系统总线：计算机各部件之间的信息传输线
  - 数据总线　　**双向**　与机器字长、存储字长有关
  - 地址总线　　**单向**　与存储地址、 I/O地址有关
  - 控制总线　　**有入、有出**

中断请求、总线请求

存储器读、存储器写、总线允许、中断确认


- 通信总线：用于计算机系统之间 或 计算机系统与其他系统（如控制仪表、移动通信等）之间的**通信**
  - 根据传输方式可以分为：串行通信总线和并行通信总线


第七章 系统总线

- 总线的基本概念
- **总线特性及性能指标**
- 总线结构
- 总线控制

总线的物理实现









总线特性

机械特性　　尺寸、形状、管脚数　及　排列顺序

电气特性　　传输方向　和有效的　电平　范围


功能特性　　每根传输线的　功能　{ 地址 / 数据 / 控制

时间特性　　信号的　时序　关系

总线的性能指标

- 总线宽度 — 传输线 的根数
- 标准传输速率 — 每秒传输的最大字节数（MBps）
- 时钟同步/不同步 — 同步、不同步
- 总线复用 — 地址线 与 数据线 复用
- 信号线数 — 地址线、数据线和控制线的 总和
- 总线控制方式 — 突发、自动、仲裁、逻辑、计数
- 其他指标 — 负载能力

总线标准




总线标准

总线标准	数据线	总线时钟	带宽
ISA	16	8 MHz（独立）	16 MBps
EISA	32	8 MHz（独立）	33 MBps
VESA(VL-BUS)	32	32 MHz（CPU）	133 MBps
PCI	32 64	33 MHz（独立） 66 MHz（独立）	132 MBps 528 MBps
AGP	32	66.7 MHz（独立） 133 MHz（独立）	266 MBps 533 MBps
RS-232 (Recommended Standard)	串行通信总线标准	数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口	
USB	串行接口总线标准	普通无屏蔽双绞线 带屏蔽双绞线 最高	1.5 Mbps—12Mbps(USB1.0) 480 Mbps (USB2.0) 5 Gbps (USB3.0) 40 Gbps (USB4.0)


第七章 系统总线

- 总线的基本概念
- 总线特性及性能指标
- **总线结构**
- 总线控制


单总线结构




以CPU为中心的双总线结构框图



以存储器为中心的双总线结构框图




有通道的双总线结构




三总线结构


DMA： Direct Memory Access




三总线结构的另一种形式




四总线结构


主存
CPU
Cache/桥
局部总线
系统总线
SCSI
图形
多媒体
局域网
高速总线
FAX
扩展总线接口
扫描仪
串行接口
扩展总线


总线结构举例——传统微型机总线结构




Vesa Local-BUS局部总线结构



PCI总线结构


系统总线
CPU
存储器
PCI 桥
标准总线
控制器
33 MHz的32位数据通路
PCI 总线
SCSI
控制器
8 MHz的16位数据通路
多媒体
高速局域网
高性能图形
ISA、EISA
…
图文传真
Modem
…

多层 PCI 总线结构


CPU
存储器总线
存储器
第一级桥
桥0
桥4
PCI总线4
PCI设备
桥5
PCI总线5
第二级桥
PCI总线0
总线桥
桥1
桥3
设备
PCI总线3
PCI总线1
第三级桥
标准总线
桥2
PCI总线2

第七章 系统总线


- 总线的基本概念
- 总线特性及性能指标
- 总线结构
- **总线控制**

总线控制基本概念

- 主设备(模块)（Master）：对总线有 **控制权**
- 从设备(模块)（Slave）：**响应** 从主设备发来的总线命令
- 总线判优(**仲裁**)：对总线的使用进行合理的分配和管理.
  - 部件要使用总线进行通信时,要向控制部件发请求
  - 控制部件按优先级来决定谁使用总线
- 总线判优控制（仲裁）
  - 集中式
    - 链式查询
    - 计数器定时查询
    - 独立请求方式
  - 分布式


链式查询方式

- 单点故障敏感
- 优先级固定
- 响应慢




计数器定时查询方式

- 设备地址线：每个IO设备都有一个唯一的设备编号。
- 优先级可变
- 响应慢
- 故障不敏感
- 扩展困难



独立请求方式

- 优先级可灵活变化；
- 响应快；
- 故障不敏感；
- 扩展容易。



三种集中式总线判优方式对比

	链式查询	计数器定时查询	独立请求
控制线数	3 (BS+BR+BG)	$2+\log_2 n$ (BS+BR+设备地址线$\log_2 n$)	2n (n组BR+BG)
响应速度	慢	慢	快
优先级	固定	可适当变化	可灵活变化
故障敏感度	非常敏感	不敏感	不敏感
扩展	容易	难	容易

单选题 1分

设置

在链式查询和计数器定时查询方式中，BS信号是由_____发出的。

A 获得总线控制权的设备

B 发出总线请求（BR）的设备

C CPU

D 总线控制部件

提交

总线传输过程

目的：解决通信双方 **协调配合** 问题

总线传输周期：

申请阶段	**主模块申请**，总线仲裁决定
寻址阶段	主模块向从模块**给出地址**和**命令**
传输阶段	主模块和从模块 **交换数据**
结束阶段	主模块 **撤消BR等有关信息**

总线通信的四种方式

同步通信　　由 统一时钟 控制数据传送，适合快速设备

仅适合于总线长度短，存取时间相差不大的情况


异步通信　　采用**应答**方式，**没有**公共时钟标准，适合慢速设备。

半同步通信　　同步、异步**结合**，在同步时钟控制下进行采样和应答。


分离式通信　　充分**挖掘系统总线**每个瞬间的**潜力**

总线同步通信中的数据输入

- 仅适合于总线长度短，各功能模块存取时间相差不大的情况，必须按最慢的设备定时。



总线同步通信中的数据输出



例：求数据传输率

- 假设总线的时钟频率为 100MHz，总线的传输周期为 4 个时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若想**提高一倍**数据传输率，可采取什么措施？

解：根据总线时钟频率为 100 MHz，得

1个时钟周期为 1/100MHz= 0.01 μs

总线传输周期为 0.01μs×4= 0.04 μs

总线的宽度为 32位= 4B（字节）


总线的数据传输率为 4B/（0.04μs）=100M B/s

时钟频率不变，总线宽度**加倍**，改为 64 位

或 总线宽度不变，时钟频率**加倍**，增加到 200 MHz。

异步通信

- 不需公共时钟信号
- 快、慢速设备可连到同一总线上
- 总线周期长度可变



不互锁　　半互锁　　全互锁

单机　　多机　　网络通信

半同步通信（同步、异步结合）

- 发送方 用系统 时钟前沿 发信号
- 接收方 用系统 时钟后沿 判断、识别

同步通信

- 允许不同速度的模块和谐工作
- 增加一条 “等待”响应信号线

异步通信

以输入数据为例的半同步通信时序

T_1　主模块发地址

T_2　主模块发命令

T_w　当 $\overline{\text{WAIT}}$为低电平时，等待一个 T


T_w　当 $\overline{\text{WAIT}}$为低电平时，等待一个 T

⋮

T_3　从模块提供数据

T_4　从模块撤销数据，主模块撤销命令

半同步通信（同步、异步 结合）



三种总线通信的共同点

- 一个总线传输周期（以输入数据为例）
  - 主模块发地址、命令　　占用总线
  - 从模块准备数据　　不占用总线（总线空闲）
  - 从模块向主模块发数据　　占用总线

分离式通信

- 充分挖掘系统总线每个瞬间的潜力

总线传输周期
- 子周期1 主模块申请占用总线，用完后放弃总线使用权
- 子周期2 从模块申请占用总线，将信息送至总线

- 特点：
  - 各模块有权申请占用总线
  - 采用同步方式通信，不等对方回答
  - 各模块准备数据时，不占用总线
  - 总线无空闲，**充分提高了总线的利用率**